

改訂記録

<u>改訂番号</u>	<u>改訂内容</u>	<u>発行年月日</u>
Rev. J1.0	初版	2024年3月15日
Rev. J1.1	1. ページ1 特長変更あり 低消費電流：動作電流15/12/10mA →10/9/8mA 変更 2. ページ1 製品ラインナップ変更あり Operating(I _{CC} ,TYP.):15/12/10mA →10/9/8mA 変更 3. ページ4 DC電気的特性変更あり Average Operating Power supply Current: I _{CC} <u>TYP.</u> *4 15/12/10→10/9/8 , <u>MAX.</u> :25/20/18→17/16/15 変更	2025年5月14日

REVISION HISTORY

<u>Revision</u>	<u>Description</u>	<u>Issue Date</u>
Rev. 1.0	Initial Issue	Mar.15.2024
Rev. 1.1	1.Revised FEATURES :Low power consumption:Operating current : 15/12/10mA →10/9/8mA (TYP.) in page1 2.Revised PRODUCT FAMILY :Operating(I _{CC} ,TYP.):15/12/10mA →10/9/8mA in page1 3.Revised DC ELECTRICAL CHARACTERISTICS : Average Operating Power supply Current: I _{CC} <u>TYP.</u> *4 15/12/10→10/9/8 , <u>MAX.</u> :25/20/18→17/16/15 in page4 .	May.14.2025

特長

- アクセス時間 : 45/55/70ns
- 低消費電力:
動作電流 : 10/9/8mA (TYP.)
スタンバイ電流 : 1.5 μ A (TYP.)
- 単一電源動作 : 2.7V ~ 5.5V power supply
- 入出力TTLコンパチブル
- 完全スタティック動作
- トライ・ステート出力
- データ・バイト制御 : LB# (DQ0 ~ DQ7)
UB# (DQ8 ~ DQ15)
- データ保持最低電源電圧 : 1.5V (MIN.)
- **グリーン・パッケージ対応**
- パッケージ : 44-pin 400 mil TSOP II
48-ball 6mm x 8mm TFBGA

概要

LY62W6416Bシリーズは1,048,576ビットで65,536x16ビットの低消費電力CMOSスタティックRAMです。

高性能と高信頼性CMOS技術を採用し全動作温度範囲において安定したスタンバイ電流特性を持っています。


LY62W6416Bシリーズは低消費電力の商品に適しています。特に電源切断時に二次電源でバックアップレデータを保持する必要のあるシステムに最適です。

LY62W6416Bシリーズは単一の2.7V ~ 5.5Vの電源で動作し全ての入出力はTTLコンパチです。

製品ラインナップ

Product Family	Operating Temperature	V _{CC} Range	Speed	Power Dissipation	
				Standby(I _{SB1} , TYP.)	Operating(I _{CC} , TYP.)
LY62W6416B	0 ~ 70°C	2.7 ~ 5.5V	45/55/70ns	1.5 μ A	10/9/8mA
LY62W6416B(I)	-40 ~ 85°C	2.7 ~ 5.5V	45/55/70ns	1.5 μ A	10/9/8mA




機能ブロックダイアグラム



ピン名称PIN

SYMBOL	DESCRIPTION
A0 - A15	Address Inputs
DQ0 - DQ15	Data Inputs/Outputs
CE#	Chip Enable Input
WE#	Write Enable Input
OE#	Output Enable Input
LB#	Lower Byte Control
UB#	Upper Byte Control
V _{CC}	Power Supply
V _{SS}	Ground
NC	No Connection

ピン配置





絶対最大定格 *

PARAMETER	SYMBOL	RATING	UNIT
Voltage on V _{CC} relative to V _{SS}	V _{T1}	-0.5 to 6.5	V
Voltage on any other pin relative to V _{SS}	V _{T2}	-0.5 to V _{CC} +0.5	V
Operating Temperature	T _A	0 to 70(C grade)	°C
		-40 to 85(I grade)	
Storage Temperature	T _{STG}	-65 to 150	°C
Power Dissipation	P _D	1	W
DC Output Current	I _{OUT}	50	mA

* 「絶対最大定格」に記載されている以上のストレスは、デバイスに恒久的な損傷を与える可能性があります。これはストレス量のみでありデバイスの機能的な動作や、この仕様の動作セクションに示されている条件を超えるその他の条件を意味するものではありません。長期にわたり絶対最大定格条件に曝すとデバイスの信頼性に影響を与える可能性があります。

TRUTH TABLE

MODE	CE#	OE#	WE#	LB#	UB#	I/O OPERATION		SUPPLY CURRENT
						DQ0 - DQ7	DQ8 - DQ15	
Standby	H	X	X	X	X	High-Z	High-Z	I _{SB1}
	X	X	X	H	H	High-Z	High-Z	
Output Disable	L	H	H	L	X	High-Z	High-Z	I _{CC} , I _{CC1}
	L	H	H	X	L	High-Z	High-Z	
Read	L	L	H	L	H	D _{OUT}	High-Z	I _{CC} , I _{CC1}
	L	L	H	H	L	High-Z	D _{OUT}	
	L	L	H	L	L	D _{OUT}	D _{OUT}	
Write	L	X	L	L	H	D _{IN}	High-Z	I _{CC} , I _{CC1}
	L	X	L	H	L	High-Z	D _{IN}	
	L	X	L	L	L	D _{IN}	D _{IN}	

注意事項：「H」はハイレベル入力、「L」はローレベル入力。「X」は「H」又は「L」レベルのどちらでも良い。

DC 電気的特性

PARAMETER	SYMBOL	TEST CONDITION	MIN.	TYP. ^{*4}	MAX.	UNIT
Supply Voltage	V_{CC}		2.7	3.0	5.5	V
Input High Voltage	V_{IH} ^{*1}		$0.7 \cdot V_{CC}$	-	$V_{CC} + 0.3$	V
Input Low Voltage	V_{IL} ^{*2}		- 0.2	-	0.6	V
Input Leakage Current	I_{LI}	$V_{CC} \geq V_{IN} \geq V_{SS}$	- 1	-	1	μA
Output Leakage Current	I_{LO}	$V_{CC} \geq V_{OUT} \geq V_{SS}$, Output Disabled	- 1	-	1	μA
Output High Voltage	V_{OH}	$I_{OH} = -1mA$	2.4	2.7	-	V
Output Low Voltage	V_{OL}	$I_{OL} = 2mA$	-	-	0.4	V
Average Operating Power supply Current	I_{CC}	Cycle time = Min. $CE\# \leq 0.2V$, $I_{I/O} = 0mA$ Other pins at 0.2V or $V_{CC} - 0.2V$	- 45	10	17	mA
			- 55	9	16	mA
			- 70	8	15	mA
	I_{CC1}	Cycle time = $1\mu s$ $CE\# \leq 0.2V$, $I_{I/O} = 0mA$ Other pins at 0.2V or $V_{CC} - 0.2V$	-	2	4	mA
Standby Power Supply Current	I_{SB1}	$CE\# \geq V_{CC} - 0.2V$ Other pins at 0.2V or $V_{CC} - 0.2V$	SL ^{*5} 25°C	-	1.2	μA
			SLI ^{*5} 40°C	-	1.5	μA
			SL	-	1.5	μA
			SLI	-	1.5	μA

注意事項：

- 最大入力電圧、 V_{IH} (max.)は 10ns 以内のパルス幅で $V_{CC} + 3.0V$ とする。
- 最低入力電圧、 V_{IL} (min.)は 10ns 以内のパルス幅で $V_{SS} - 3.0V$ とする。
- オーバー/アンダーシュートに関しては製品評価段階で評価済みですが、量産時のテストはしていません。
- $V_{CC} = V_{CC}(\text{typ.})$ 、 $T_A = 25^\circ C$ の条件で測定された平均値は参考値として示してありますが、保証値ではなく量産時のテストはしていません。
- この項目は $V_{CC} = 3.0V$ における参考値。

負荷容量 ($T_A = 25^\circ C$, $f = 1.0MHz$)

PARAMETER	SYMBOL	MIN.	MAX.	UNIT
Input Capacitance	C_{IN}	-	6	pF
Input/Output Capacitance	$C_{I/O}$	-	8	pF

注意事項：これらのパラメータは製品評価で保証されていますが、量産時のテストはしていません。

AC テスト条件

Input Pulse Levels	0.2V to $V_{CC} - 0.2V$
Input Rise and Fall Times	3ns
Input and Output Timing Reference Levels	1.5V
Output Load	$C_L = 30pF + 1TTL$, $I_{OH}/I_{OL} = -2mA/4mA$

AC 電気的特性

(1) リード・サイクル

PARAMETER	SYM.	LY62W6416B-45		LY62W6416B-55		LY62W6416B-70		UNIT
		MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
Read Cycle Time	t _{RC}	45	-	55	-	70	-	ns
Address Access Time	t _{AA}	-	45	-	55	-	70	ns
Chip Enable Access Time	t _{ACE}	-	45	-	55	-	70	ns
Output Enable Access Time	t _{OE}	-	25	-	30	-	35	ns
Chip Enable to Output in Low-Z	t _{CLZ} *	10	-	10	-	10	-	ns
Output Enable to Output in Low-Z	t _{OLZ} *	5	-	5	-	5	-	ns
Chip Disable to Output in High-Z	t _{CHZ} *	-	20	-	20	-	25	ns
Output Disable to Output in High-Z	t _{OHZ} *	-	20	-	20	-	25	ns
Output Hold from Address Change	t _{OH}	10	-	10	-	10	-	ns
LB#, UB# Access Time	t _{BA}	-	45	-	55	-	70	ns
LB#, UB# to High-Z Output	t _{BHZ} *	-	20	-	25	-	30	ns
LB#, UB# to Low-Z Output	t _{BLZ} *	10	-	10	-	10	-	ns


(2) ライト・サイクル

PARAMETER	SYM.	LY62W6416B-45		LY62W6416B-55		LY62W6416B-70		UNIT
		MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
Write Cycle Time	t _{WC}	45	-	55	-	70	-	ns
Address Valid to End of Write	t _{AW}	40	-	50	-	60	-	ns
Chip Enable to End of Write	t _{CW}	40	-	50	-	60	-	ns
Address Set-up Time	t _{AS}	0	-	0	-	0	-	ns
Write Pulse Width	t _{WP}	35	-	45	-	55	-	ns
Write Recovery Time	t _{WR}	0	-	0	-	0	-	ns
Data to Write Time Overlap	t _{DW}	20	-	25	-	30	-	ns
Data Hold from End of Write Time	t _{DH}	0	-	0	-	0	-	ns
Output Active from End of Write	t _{OW} *	5	-	5	-	5	-	ns
Write to Output in High-Z	t _{WHZ} *	-	20	-	20	-	25	ns
LB#, UB# Valid to End of Write	t _{BW}	40	-	50	-	60	-	ns


*各パラメータは製品特性上の保証値ですが、量産時のテストはしていません。

タイミング波形

リード・サイクル1（アドレス・コントロール）（注意事項1, 2）






リード・サイクル2（CE#とOE#コントロール）（注意事項1, 3, 4, 5）



注意事項：

- リード・サイクル時には WE# はハイレベルでなければなりません。
- OE# と CE# はローレベル、LB# と UB# のどちらかでもローレベルの場合はリード・サイクルとなります。
- アドレスは CE# はローレベル、LB# または UB# はローレベルに変化する前、または同時に有効でなければなりません。
もしそうでなければ t_{AA} は保証されません。
- t_{CLZ}、t_{BLZ}、t_{OLZ}、t_{CHZ}、t_{BHZ}、および t_{OHZ} は、CL = 5pF で指定されます。その変化は定常状態から ±500mV の測定です。
- 温度および電圧が同じ条件であれば t_{CHZ} は t_{CLZ} より小さく、t_{BHZ} は t_{BLZ} より小さく、t_{OHZ} は t_{OLZ} より小さくなります。

ライト・サイクル1 (WE# コントロール) (注意事項 1,2,4,5)

ライト・サイクル 2 (CE#コントロール) (注意事項 1,4,5)


ライト・サイクル 3 (LB#,UB# コントロール) (注意事項 1,4,5)

注意事項：

- 書き込みはCE#はローレベル、WE#はハイレベル、LB#またはUB#はローレベルのオーバーラップ中に実行されます。
- OE#がローレベルのWE#制御書き込みサイクル中、内部回路のドライバーをオフにしてデータを書き込みするにはtWPをtWHZ + tDWより大きくする必要があります。
- この期間、I/Oピンは出力状態にあり入力信号を印加してはいけません。
- CE#、LB#、UB#のローレベルへの変化がWE#のローレベルへの変化と同時にまたはその後に発生した場合、出力は高インピーダンス状態になります。
- tOWおよびtWHZはCL = 5pFの条件です。この変化は定常状態から±500mVでの測定です。


データ保持特性

PARAMETER	SYMBOL	TEST CONDITION	MIN.	TYP.	MAX.	UNIT
V _{CC} for Data Retention	V _{DR}	CE# $\geq$ V _{CC} -0.2V	1.5	-	5.5	V
Data Retention Current	I _{DR}	V _{CC} = 1.5V CE# $\geq$ V _{CC} -0.2V Other pins at 0.2V or V _{CC} -0.2V	SL 25°C	-	1.2	3.2 μ A
			SLI 40°C	-	1.5	3.5 μ A
			SL	-	1.5	10 μ A
			SLI	-	1.5	15 μ A
Chip Disable to Data Retention Time	t _{CDR}	See Data Retention Waveforms (below)	0	-	-	ns
Recovery Time	t _R		t _{RC} *	-	-	ns


t_{RC}* = Read Cycle Time

データ保持タイミング・チャート

データ保持タイミング・チャート 1 (CE#コントロール)




データ保持タイミング・チャート 2 (LB#, UB#コントロール)






パッケージ外形寸法

44ピン 400mil TSOP II パッケージ外形寸法



SYMBOLS	DIMENSIONS IN MILLMETERS			DIMENSIONS IN MILS		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
A	-	-	1.20	-	-	47.2
A1	0.05	0.10	0.15	2.0	3.9	5.9
A2	0.95	1.00	1.05	37.4	39.4	41.3
b	0.30	-	0.45	11.8	-	17.7
c	0.12	-	0.21	4.7	-	8.3
D	18.212	18.415	18.618	717	725	733
E	11.506	11.760	12.014	453	463	473
E1	9.957	10.160	10.363	392	400	408
e	-	0.800	-	-	31.5	-
L	0.40	0.50	0.60	15.7	19.7	23.6
ZD	-	0.805	-	-	31.7	-
y	-	-	0.076	-	-	3
θ	0°	3°	6°	0°	3°	6°

48-ball 6mm × 8mm TFBGA パッケージ外形寸法



NOTE:

1. CONTROLLING DIMENSION : MILLIMETER.

2. REFERENCE DOCUMENT : JEDEC MO-207.

注文時の関連情報

Package Type	Access Time (Speed)(ns)	Power Type	Temperature Range(°C)	Packing Type	Lyontek Item No.
44-pin (400mil) TSOP II	45	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BML-45SL
				Tape Reel	LY62W6416BML-45SLT
			-40°C~85°C	Tray	LY62W6416BML-45SLI
				Tape Reel	LY62W6416BML-45SLIT
	55	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BML-55SL
				Tape Reel	LY62W6416BML-55SLT
			-40°C~85°C	Tray	LY62W6416BML-55SLI
				Tape Reel	LY62W6416BML-55SLIT
	70	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BML-70SL
				Tape Reel	LY62W6416BML-70SLT
			-40°C~85°C	Tray	LY62W6416BML-70SLI
				Tape Reel	LY62W6416BML-70SLIT



注文時の関連情報

Package Type	Access Time (Speed)(ns)	Power Type	Temperature Range(°C)	Packing Type	Lyontek Item No.
48-ball (6mm x 8mm) TFBGA	45	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BGL-45SL
				Tape Reel	LY62W6416BGL-45SLT
			-40°C~85°C	Tray	LY62W6416BGL-45SLI
				Tape Reel	LY62W6416BGL-45SLIT
	55	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BGL-55SL
				Tape Reel	LY62W6416BGL-55SLT
			-40°C~85°C	Tray	LY62W6416BGL-55SLI
				Tape Reel	LY62W6416BGL-55SLIT
	70	Special Ultra Low Power	0°C~70°C	Tray	LY62W6416BGL-70SL
				Tape Reel	LY62W6416BGL-70SLT
			-40°C~85°C	Tray	LY62W6416BGL-70SLI
				Tape Reel	LY62W6416BGL-70SLIT